| ENDÜSTRİ 4.0 (İNGİLİZCE, TEZSİZ) | |||||
| Yüksek Lisans | TYYÇ: 7. Düzey | QF-EHEA: 2. Düzey | EQF-LLL: 7. Düzey | ||
| Ders Kodu | Ders Adı | Yarıyıl | Teorik | Pratik | Kredi | AKTS |
| EEE4132 | Entegre Devre Tasarımına Giriş | Güz | 2 | 2 | 3 | 6 |
| Bu dersin açılması ilgili bölüm tarafından yarıyıl başında belirlenir |
| Öğretim Dili: | En |
| Dersin Türü: | Departmental Elective |
| Dersin Seviyesi: | LİSANSÜSTÜ |
| Dersin Veriliş Şekli: | Yüz yüze |
| Dersin Koordinatörü: | Prof. Dr. ŞEREF KALEM |
| Dersin Amacı: | Basit NMOS ve CMOS mantık kapıları. İşleme ve bipolar ve CMOS cihazların düzeni. Devre cihazları ve modelleme Entegre. NMOS ve CMOS mantık tasarımı. İletim-kapısı ve tam diferansiyel CMOS lojik tasarım. CMOS zamanlama ve I / O düşünceler. Flip-flop ve senkron sistem tasarımı, Sürgülü. Bipolar ve BiCMOS mantık tasarımı. Statik ve dinamik rasgele erişim bellek tasarımı. |
|
Bu dersi başarıyla tamamlayabilen öğrenciler; Bu dersi başarı ile tamamlayan öğrenciler olacaktır: 1. dijital devreleri analiz. 2. Tasarım dijital devreler 3. Bir dijital devrenin tasarımı aşamalarını tanımlamak. 4. Devre tasarımı performans özelliklerini verilen Relate 5. Belirli bir tasarım için darboğazları ve sınırlamaları tanımlayın |
| 1 Giriş / Oryantasyon 2 MOS transistör 3 Temel invertör. Tampon tasarımı ve I / O devreleri 4 Temel invertör. Tampon tasarımı ve I / O devreleri 5 Birleşimsel mantık 6 Kombinasyonel mantık 7 Sıralı mantık 8 Ara Sınav 9 Sıralı mantık 10 Aritmetik yapı taşları: toplayıcılar ve çarpanları 11 Aritmetik yapı taşları: toplayıcılar ve çarpanları 12 Gecikme ve güç tüketimi, transistör boyutlandırma, hesaplanması. 13 Gecikme ve güç tüketimi, transistörlerin boyutlandırılması, hesaplanması. 14 CMOS mimarileri üzerinde Interconnect gecikme ve darbe 15 CMOS mimarileri üzerinde Interconnect gecikme ve darbe 16 Bellek 17 Final Sınavı |
| Hafta | Konu | Ön Hazırlık | |
| 1) | Introduction / Orientation | - | |
| 2) | MOS transistor | - | |
| 3) | Basic inverter. Design of buffer and I/O circuits | - | |
| 4) | Basic inverter. Design of buffer and I/O circuits | - | |
| 5) | Combinational logic | - | |
| 6) | Combinational logic | - | |
| 7) | Sequential logic | - | |
| 8) | Arasınav | - | |
| 9) | Sequential logic | - | |
| 10) | Arithmetic building blocks: adders and multipliers | - | |
| 11) | Arithmetic building blocks: adders and multipliers | - | |
| 12) | Calculation of delay and power consumption, sizing of transistors | - | |
| 13) | Interconnect delay and impact on CMOS architectures | - | |
| 14) | Interconnect delay and impact on CMOS architectures | - | |
| 15) | Memory | - | |
| 16) | Final | - | |
| Ders Notları: | Digital Integrated Circuits, 2/E Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolic, ISBN-10: 0130909963 ISBN-13: 9780130909961 Publisher: Prentice Hall Copyright: 2003 |
| Diğer Kaynaklar: | B. Razavi, Design of Analog CMOS Integrated Circuits, McGraw-Hill, 2001. P. Gray, P. Hurst, S. Lewis,and R.G. Meyer, Analysis and Design of Analog Integrated Circuits, 4th Edition, John Wiley and Sons, 2001 |
| Yarıyıl İçi Çalışmaları | Aktivite Sayısı | Katkı Payı |
| Devam | 0 | % 0 |
| Laboratuar | 0 | % 0 |
| Uygulama | 0 | % 0 |
| Arazi Çalışması | 0 | % 0 |
| Derse Özgü Staj | 0 | % 0 |
| Küçük Sınavlar | 0 | % 0 |
| Ödev | 0 | % 0 |
| Sunum | 0 | % 0 |
| Projeler | 0 | % 0 |
| Seminer | 0 | % 0 |
| Ara Sınavlar | 1 | % 40 |
| Ara Juri | 0 | % 0 |
| Final | 1 | % 60 |
| Rapor Teslimi | 0 | % 0 |
| Juri | 0 | % 0 |
| Bütünleme | % 0 | |
| Toplam | % 100 | |
| YARIYIL İÇİ ÇALIŞMALARININ BAŞARI NOTU KATKISI | % 40 | |
| YARIYIL SONU ÇALIŞMALARININ BAŞARI NOTUNA KATKISI | % 60 | |
| Toplam | % 100 | |
| Aktiviteler | Aktivite Sayısı | Süre (Saat) | İş Yükü |
| Ders Saati | 14 | 3 | 42 |
| Laboratuvar | 0 | 0 | 0 |
| Uygulama | 0 | 0 | 0 |
| Derse Özgü Staj | 0 | 0 | 0 |
| Arazi Çalışması | 0 | 0 | 0 |
| Sınıf Dışı Ders Çalışması | 15 | 7 | 105 |
| Sunum / Seminer | 0 | 0 | 0 |
| Proje | 0 | 0 | 0 |
| Ödevler | 0 | 0 | 0 |
| Küçük Sınavlar | 0 | 0 | 0 |
| Ara Juri | 0 | ||
| Ara Sınavlar | 1 | 3 | 3 |
| Rapor Teslimi | 0 | ||
| Juri | 0 | ||
| Final | 1 | 2 | 2 |
| Toplam İş Yükü | 152 | ||
| Etkisi Yok | 1 En Düşük | 2 Düşük | 3 Orta | 4 Yüksek | 5 En Yüksek |
| Dersin Program Kazanımlarına Etkisi | Katkı Payı |