ENDÜSTRİ 4.0 (İNGİLİZCE, TEZSİZ) | |||||
Yüksek Lisans | TYYÇ: 7. Düzey | QF-EHEA: 2. Düzey | EQF-LLL: 7. Düzey |
Ders Kodu | Ders Adı | Yarıyıl | Teorik | Pratik | Kredi | AKTS |
EEE4203 | Dijital Entegre Devre Tasarımı | Güz | 3 | 2 | 4 | 6 |
Bu dersin açılması ilgili bölüm tarafından yarıyıl başında belirlenir |
Öğretim Dili: | En |
Dersin Türü: | Departmental Elective |
Dersin Seviyesi: | LİSANSÜSTÜ |
Dersin Veriliş Şekli: | Yüz yüze |
Dersin Koordinatörü: | Prof. Dr. ŞEREF KALEM |
Dersin Amacı: | Bu ders size dijital çip & FPGA tasarım bir bakış verecektir. Bu dijital tasarım ve doğrulama için fiş okuryazarlığını yanı sıra Verilog programlama vurgulamak olacaktır. |
Bu dersi başarıyla tamamlayabilen öğrenciler; I. açıklayın ne bir ne / niçin / nasıl IC, FPGA ve ASIC Akış. II. Verilog ve temel dijital tasarım ilkelerini uygulayın. III. Planlama, borulama, kaynak paylaşımı, el sallayarak, UART, RS232 protokolünü tanımlar. IV. Bellek çıkarsama, FIFO, Blok RAM'leri, dış RAMı açıklayın. IP Çekirdek generator.VGA. V. Analog-Dijital Dönüştürücüler açıklayın. VI. Darbe Genişliği Modülatör açıklar. Dijital-to-Analog dönüştürücüler. |
1.Hafta: ne / niçin / nasıl IC, FPGA ve ASIC Akış. MOS Transistörler. CMOS Mantık. CMOS Süreci. 2.Hafta: Verilog ve temel dijital tasarım ilkeleri. Kombinasyonal mantık. Veri yolu. Toplayıcılar, ağaçlar, çarpanları, öncelikli encoder kaydetmek taşımak. Xilinx ISE. 3.Hafta: Verilog ve temel dijital tasarım ilkeleri. Ardışık Mantık. Namlu değiştiren, sayaçlar. 4.Hafta: Tasarım Doğrulama Kavramları. Simülasyon. Kapsama. ModelSim. 5.Hafta: Zamanlama. Pipelining. Kaynak paylaşımı. El sallayarak. UART, RS232 protokolü. 6.Hafta: PS / 2 Fare / Klavye arabirimi. 7.Hafta: Midterm1 8.Hafta: Bellek çıkarsama, FIFO, Blok RAM, dış RAM'ler. IP Çekirdek generator.VGA. 9.Hafta: Analog-Dijital Dönüştürücüler. laboratuvar: Dijital termometre. 10.Hafta: Sıcaklık algılama, basınç, photosensing, motor kontrol ölçme. 11.Hafta: Filtreler, opamp. 12.Hafta: Genişlik Modülatör Darbe. Dijital-to-Analog dönüştürücüler. 13.Hafta: Ara 2 14.Hafta: Proje Demos. |
Hafta | Konu | Ön Hazırlık | |
1) | The what/why/how of ICs, FPGAs, and ASIC Flow. MOS Transistors. CMOS Logic. CMOS Process. | - | |
2) | Verilog ve temel dijital tasarım ilkeleri. Kombinasyonal mantık. Veri yolu. Toplayıcılar, ağaçlar, çarpanları, öncelikli encoder kaydetmek taşımak. Xilinx ISE. | - | |
3) | Verilog ve temel dijital tasarım ilkeleri. Ardışık Mantık. Namlu değiştiren, sayaçlar. | - | |
4) | Tasarım Doğrulama Kavramları. Simülasyon. Kapsama. ModelSim. | - | |
5) | Zamanlama. Pipelining. Kaynak paylaşımı. El sallayarak. UART, RS232 protokolü. | - | |
5) | PS / 2 Fare / Klavye arabirimi. | - | |
7) | Arasınav 1 | - | |
8) | Bellek çıkarsama, FIFO, Blok RAM, dış RAM'ler. IP Çekirdek generator.VGA. | - | |
9) | Analog-Dijital Dönüştürücüler. laboratuvar: Dijital termometre. | - | |
10) | Sıcaklık algılama, basınç, photosensing, motor kontrol ölçme. | - | |
11) | Filtreler, opamp. | - | |
12) | Genişlik Modülatör Darbe. Dijital-to-Analog dönüştürücüler. | - | |
13) | Arasınav 2 | - | |
14) | Proje demoları | - |
Ders Notları: | 1. FPGA Prototyping By Verilog Examples by Pong P. Chu, Wiley |
Diğer Kaynaklar: | 1. A Baker's Dozen Real Analog Solutions for Digital Designers by Bonnie Baker, Elsevier |
Yarıyıl İçi Çalışmaları | Aktivite Sayısı | Katkı Payı |
Devam | % 0 | |
Laboratuar | % 0 | |
Uygulama | % 0 | |
Arazi Çalışması | % 0 | |
Derse Özgü Staj | % 0 | |
Küçük Sınavlar | % 0 | |
Ödev | % 0 | |
Sunum | % 0 | |
Projeler | 2 | % 30 |
Seminer | % 0 | |
Ara Sınavlar | 2 | % 30 |
Ara Juri | % 0 | |
Final | 2 | % 40 |
Rapor Teslimi | % 0 | |
Juri | % 0 | |
Bütünleme | % 0 | |
Toplam | % 100 | |
YARIYIL İÇİ ÇALIŞMALARININ BAŞARI NOTU KATKISI | % 30 | |
YARIYIL SONU ÇALIŞMALARININ BAŞARI NOTUNA KATKISI | % 70 | |
Toplam | % 100 |
Aktiviteler | Aktivite Sayısı | Süre (Saat) | İş Yükü |
Ders Saati | 14 | 3 | 42 |
Laboratuvar | 14 | 2 | 28 |
Uygulama | 0 | 0 | 0 |
Derse Özgü Staj | 0 | 0 | 0 |
Arazi Çalışması | 0 | 0 | 0 |
Sınıf Dışı Ders Çalışması | 14 | 4 | 56 |
Sunum / Seminer | 1 | 3 | 3 |
Proje | 1 | 10 | 10 |
Ödevler | 0 | 0 | 0 |
Küçük Sınavlar | 0 | 0 | 0 |
Ara Juri | 0 | 0 | 0 |
Ara Sınavlar | 2 | 3 | 6 |
Rapor Teslimi | 0 | 0 | 0 |
Juri | 0 | 0 | 0 |
Final | 1 | 2 | 2 |
Toplam İş Yükü | 147 |
Etkisi Yok | 1 En Düşük | 2 Düşük | 3 Orta | 4 Yüksek | 5 En Yüksek |
Dersin Program Kazanımlarına Etkisi | Katkı Payı |